Defect-oriented testing for nano-metric CMOS VLSI circuits : 2nd edition
Failures of nano-metric technologies owing to defects and shrinking process tolerances give rise to significant challenges for IC testing. As the variation of fundamental parameters such as channel length, threshold voltage, thin oxide thickness and interconnect dimensions goes well beyond acceptabl...
Zapisane w:
| 1. autor: | Sachdev, Manoj, 19..- |
|---|---|
| Kolejni autorzy: | Pineda de Gyvez, José, électronicien (Dyrektor wydawnictwa) |
| Format: | Livre numérique |
| Język: | Anglais |
| Wydane: |
New York, NY :
Springer US : Imprint: Springer
[20..].
Cham : Springer Nature |
| Seria: | Frontiers in electronic testing
34 |
| Dostęp online: | Accès sur la plateforme de l'éditeur Accès sur la plateforme Istex Accès Université d'Orléans Accès INSA CVL |
| Komentarz: |
Archives Springer e-books (Licence nationale) Archives Springer e-books (Licence nationale) |
| Autres localisations: | Voir dans le Sudoc |
| Edition sous un autre format: | • Defect-Oriented Testing for Nano-Metric CMOS VLSI Circuits, Texte imprimé, 9780387465463 |
Podobne zapisy
-
Defect Oriented Testing for CMOS Analog and Digital Circuits
(Livre numérique)
Sachdev, Manoj, 19..- -
CMOS SRAM circuit design and parametric test in nano-scaled technologies : process-aware SRAM design and test
(Livre numérique)
Pavlov, Andrei, i wsp. -
Circuit Design for CMOS VLSI
(Livre numérique)
Uyemura, John P. -
Power-constrained Testing of VLSI Circuits
(Livre numérique)
Nicolici, Nicola, 19..-, i wsp. -
Delay Fault Testing for VLSI Circuits
(Livre numérique)
Krstić, Angela, i wsp.

