Verification methodology manual for systemverilog
Functional verification remains one of the single biggest challenges in the development of complex system-on-chip (SoC) devices. Despite the introduction of successive new technologies, the gap between design capability and verification confidence continues to widen. The biggest problem is that thes...
Enregistré dans:
| Auteurs principaux: | , , , |
|---|---|
| 格式: | Livre numérique |
| 語言: | Anglais |
| 出版: |
New York, NY :
Springer US
2006.
Cham : Springer Nature |
| 主題: | |
| 在線閱讀: | Accès sur la plateforme de l'éditeur Accès sur la plateforme Istex Accès Université d'Orléans Accès INSA CVL |
| 提示: |
Archives Springer e-books (Licence nationale) Archives Springer e-books (Licence nationale) |
| Autres localisations: | Voir dans le Sudoc |
| Edition sous un autre format: | • Verification Methodology Manual for SystemVerilog, Texte imprimé, 9780387255385 • Verification Methodology Manual for SystemVerilog, Texte imprimé, 9780387506456 • Verification Methodology Manual for SystemVerilog, Texte imprimé, 9781461498131 |