Designing Reliable and Efficient Networks on Chips
Developing NoC based interconnect tailored to a particular application domain, satisfying the application performance constraints with minimum power-area overhead is a major challenge. With technology scaling, as the geometries of on-chip devices reach the physical limits of operation, another impor...
שמור ב:
| מחבר ראשי: | |
|---|---|
| פורמט: | Livre numérique |
| שפה: | Anglais |
| יצא לאור: |
Dordrecht :
Springer Netherlands
[20..].
Cham : Springer Nature |
| מהדורה: | 1st ed. 2009. |
| סדרה: | Lecture Notes in Electrical Engineering
34 |
| נושאים: | |
| גישה מקוונת: | Accès sur la plateforme de l'éditeur Accès sur la plateforme Istex Accès Université d'Orléans Accès INSA CVL |
| הערה: |
Archives Springer e-books (Licence nationale) Archives Springer e-books (Licence nationale) |
| Autres localisations: | Voir dans le Sudoc |
| Edition sous un autre format: | • Designing Reliable and Efficient Networks on Chips, Texte imprimé, 9781402097560 |