Memory-Based Logic Synthesis

Memory-Based Logic Synthesis

This book describes the synthesis of logic functions using memories. It is useful to design field programmable gate arrays (FPGAs) that contain both small-scale memories, called look-up tables (LUTs), and medium-scale memories, called embedded memories.  This is a valuable reference for both FPGA sy...

תיאור מלא

שמור ב:
מידע ביבליוגרפי
מחבר ראשי: Sasao, Tsutomu
פורמט: Livre numérique
שפה:Anglais
יצא לאור: New York, NY : Springer New York : Imprint: Springer [20..].
Cham : Springer Nature
מהדורה:1.
גישה מקוונת:Accès sur la plateforme de l'éditeur
Accès sur la plateforme Istex
Accès Université d'Orléans
Accès INSA CVL
הערה: Archives Springer e-books (Licence nationale)
Archives Springer e-books (Licence nationale)
Autres localisations: Voir dans le Sudoc
Edition sous un autre format:• Memory-Based Logic Synthesis, Texte imprimé, 9781441981035
LEADER 03183nam a22003257a 4500
001 968332
008 110415q2000 xx ||| |||| 00| 0 eng d
009 PPN151585733
020 |a 9781441981042 
020 |a 9781441981042 
041 0 |a eng 
082 |a 621.042 
100 1 |a Sasao, Tsutomu. 
245 1 0 |a Memory-Based Logic Synthesis   |c by Tsutomu Sasao. 
250 |a 1. 
260 |a New York, NY :  |b Springer New York :  |b Imprint: Springer. 
260 |a Cham :  |b Springer Nature,  |c [20..]. 
500 |a Archives Springer e-books (Licence nationale) 
500 |a Archives Springer e-books (Licence nationale) 
505 1 |a Introduction Basic Elements Definitions and Basic Properties MUX-Based Synthesis Cascade-Based Synthesis Encoding Method Functions with Small C-Measures C-Measure of Sparse Functions Index Generation Functions Hash-Based Synthesis Reduction of the Number of Variables Various Realizations Conclusions 
506 |a Accès en ligne pour les établissements français bénéficiaires des licences nationales 
506 |a Accès soumis à abonnement pour tout autre établissement 
506 |a Conditions particulières de réutilisation pour les bénéficiaires des licences nationales. https://www.licencesnationales.fr/springer-nature-ebooks-contrat-licence-ln-2017 
520 |a This book describes the synthesis of logic functions using memories. It is useful to design field programmable gate arrays (FPGAs) that contain both small-scale memories, called look-up tables (LUTs), and medium-scale memories, called embedded memories.  This is a valuable reference for both FPGA system designers and CAD tool developers, concerned with logic synthesis for FPGAs.  Anyone using logic gates to design logic circuits, you can benefit from the methods described in this book.  Describes in detail the synthesis of logic functions using memories;  Introduces a look-up tables (LUT) cascade as a new architecture for logic synthesis;  Shows logic design methods for index generation functions;  Introduces C-measure, which specifies the complexity of Boolean functions;  Introduces hash-based design methods, which efficiently synthesize index generation functions by pairs of smaller memories and can be applied to IP address tables, packet filtering, terminal access controllers, memory patch circuits, virus scanning circuits, intrusion detection circuits, fault map of memories, code converters and pattern matching.   
776 0 |t Memory-Based Logic Synthesis  |b Texte imprimé  |z 9781441981035 
856 4 |q PDF  |u https://doi.org/10.1007/978-1-4419-8104-2  |z Accès sur la plateforme de l'éditeur 
856 4 |u https://revue-sommaire.istex.fr/ark:/67375/8Q1-42Z8Z0GN-N  |z Accès sur la plateforme Istex 
856 4 |5 452349901:750621761  |u https://ezproxy.univ-orleans.fr/login?url=https://doi.org/10.1007/978-1-4419-8104-2  |z Accès Université d'Orléans 
856 4 |5 180339901:753979543  |u https://ezproxy.insa-cvl.fr/login?qurl=https://doi.org/10.1007/978-1-4419-8104-2  |z Accès INSA CVL 
997 |0 968332  |1 Livre numérique  |a Ressource numérique  |b INSA  |b ENSA  |c 0/Bibliothèque numérique/  |c 1/Bibliothèque numérique/Autre ressource numérique/ 

פריטים דומים