Verification by Error Modeling : Using Testing Techniques in Hardware Verification
Enregistré dans:
| Auteurs principaux: | Radecka, Katarzyna, Zilic, Zeljko (Auteur) |
|---|---|
| Format: | Livre numérique |
| Sprog: | Anglais |
| Udgivet: |
Cham :
Springer International Publishing
[20..].
Cham : Springer Nature |
| Online adgang: | Accès sur la plateforme de l'éditeur Accès sur la plateforme Istex Accès Université d'Orléans Accès INSA CVL |
| Kommentar: |
Archives Springer e-books (Licence nationale) Archives Springer e-books (Licence nationale) |
| Autres localisations: | Voir dans le Sudoc |
| Edition sous un autre format: | • Verification by Error Modeling, Using Testing Techniques in Hardware Verification |
Lignende værker
-
Generating hardware assertion checkers : for hardware verification, emulation, post-fabrication debugging and on-line monitoring
(Livre numérique)
Boulé, Marc, 19..-, et autres
Springer Netherlands, 2008 -
Verification Plans : The Five-Day Verification Strategy for Modern Hardware Verification Languages
(Livre numérique)
James, Peet -
Hardware verification with systemverilog : an object-oriented framework
(Livre numérique)
Mintz, Mike, et autres
Springer US, 2007 -
Formal hardware verification : methods and systems in comparison
(Livre numérique)
Kropf, Thomas, 1961- -
Scalable Hardware Verification with Symbolic Simulation
(Livre numérique)
Bertacco, Valeria
Springer US, 2006

