Verification by Error Modeling : Using Testing Techniques in Hardware Verification

محفوظ في:
التفاصيل البيبلوغرافية
المؤلفون الرئيسيون: Radecka, Katarzyna, Zilic, Zeljko (مؤلف)
التنسيق: Livre numérique
اللغة:Anglais
منشور في: Cham : Springer International Publishing [20..].
Cham : Springer Nature
الوصول للمادة أونلاين:Accès sur la plateforme de l'éditeur
Accès sur la plateforme Istex
Accès Université d'Orléans
Accès INSA CVL
ملاحظة: Archives Springer e-books (Licence nationale)
Archives Springer e-books (Licence nationale)
Autres localisations: Voir dans le Sudoc
Edition sous un autre format:• Verification by Error Modeling, Using Testing Techniques in Hardware Verification
الوصف
وصف المادة:Archives Springer e-books (Licence nationale)
Archives Springer e-books (Licence nationale)
ردمك:9780306487392
وصول:Accès en ligne pour les établissements français bénéficiaires des licences nationales
Accès soumis à abonnement pour tout autre établissement
Conditions particulières de réutilisation pour les bénéficiaires des licences nationales. https://www.licencesnationales.fr/springer-nature-ebooks-contrat-licence-ln-2017