|
|
|
|
| LEADER |
03634nam a22003497a 4500 |
| 001 |
95725 |
| 008 |
010222t20012001xxe ||| |||| 00| 0 fre d |
| 009 |
PPN055075223 |
| 020 |
|
|
|a 210005158X (br.)
|
| 041 |
1 |
|
|a fre
|h eng
|
| 080 |
|
|
|a 67
|
| 082 |
|
|
|a 004.22
|
| 100 |
1 |
|
|a Tanenbaum, Andrew,
|d 1944-
|
| 245 |
1 |
0 |
|a Architecture de l'ordinateur :
|b cours et exercices
|c Andrew Tanenbaum ; avec la contribution de James Goodman ; texte français de Jean-Alain Hernandez & René Joly.
|
| 250 |
|
|
|a 4e édition.
|
| 260 |
|
|
|a Paris :
|b Dunod.
|
| 260 |
|
|
|c C 2001.
|
| 300 |
|
|
|a 1 volume (xiv-638 pages) :
|b illustrations, couverture illustrée en couleurs ;
|c 25 cm.
|
| 490 |
1 |
|
|a Sciences sup
|
| 500 |
|
|
|a Autre(s) tirage(s) : 2002
|
| 504 |
|
|
|a Bibliographie p. [625]-628. Index. Glossaire
|
| 505 |
0 |
|
|a Chapitre 1. Introduction -- 1.1 L'architecture en couches -- 1.2 Les grandes étapes de l'architecture des ordinateurs -- 1.3 Le zoo de l'informatique -- 1.4 Trois familles d'ordinateurs -- 1.5 Plan de l'ouvrage -- Chapitre 2. Structure d'un ordinateur -- 2.1 Le processeur ou unité centrale -- 2.2 La mémoire principale -- 2.3 Les mémoires secondaires -- 2.4 Les entrées/sorties -- 2.5 Résumé -- Chapitre 3. La couche physique -- 3.1 Portes logiques et algèbre de Boole -- 3.2 Circuits logiques de base -- 3.3 Circuits logiques à mémoire -- 3.4 Les microprocesseurs et les bus -- 3.5 Exemples de microprocesseurs -- 3.6 Exemples de bus -- 3.7 Technique d'interfaçage -- 3.8 Résumé -- Chapitre 4. La couche microarchitecture -- 4.1 Un exemple de microarchitecture : la Mic-1 -- 4.2 Un exemple de macroarchitecture : l'IJVM -- 4.3 Un exemple d'implémentation -- 4.4 Conception de la microarchitecture -- 4.5 Amélioration des performances -- 4.6 Exemples de microarchitectures -- 4.7 Résumé -- Chapitre 5. La couche ISA -- 5.1 Synthèse de la couche ISA -- 5.2 Types de données -- 5.3 Format des instructions -- 5.4 L'adressage -- 5.5 Types d'instructions -- 5.6 Flux de commande -- 5.7 Exemples de programmes en assembleur : les tours de Hanoï -- 5.8 L'architecture Intel IA-64 -- 5.9 Résumé -- Chapitre 6. La couche système d'exploitation -- 6.1 Mémoire virtuelle -- 6.2 Les instructions d'E/S virtuelles -- 6.3 Les instructions virtuelles dans le calcul parallèle -- 6.4 Exemples de systèmes d'exploitation -- 6.5 Résumé -- Chapitre 7. La couche langage d'assemblage -- 7.1 Introduction au langage d'assemblage -- 7.2 Les macros -- 7.3 Le processus d'assemblage -- 7.4 Éditeur de liens et chargeur -- 7.5 Résumé -- Chapitre 8. Architectures des ordinateurs parallèles -- 8.1 Tour d'horizon des ordinateurs parallèles -- 8.2 Les ordinateurs SIMD -- 8.3 Les multiprocesseurs à mémoire partagée -- 8.4 Les multiordinateurs à transfert de messages -- 8.5 Résumé -- Annexe A. Numération binaire -- Annexe B. Nombres en virgule flottante -- Annexe C. Lexique
|
| 521 |
|
|
|a 2e cycle. Écoles d'ingénieurs
|
| 650 |
|
|
|a Architecture des ordinateurs
|x Manuels d'enseignement supérieur
|
| 650 |
|
|
|a Architecture des ordinateurs
|x Problèmes et exercices
|
| 700 |
1 |
|
|a Goodman, James.
|4 clb
|
| 700 |
1 |
|
|a Hernandez, Jean-Alain.
|4 trl
|
| 700 |
1 |
|
|a Joly, René,
|d 1948-....,
|c professeur d'informatique.
|4 trl
|
| 765 |
0 |
|
|t Structured computer oganization
|e 4th edition
|c Englewood Cliffs (N.J.)
|n Prentice-Hall
|d cop. 1999
|
| 915 |
|
|
|5 410182301:499061217
|a EVE-2585
|b 2240030403
|
| 997 |
|
|
|0 95725
|1 Livre papier
|a Ressource papier
|b INSA
|b INSA
|c 0/Blois/
|c 0/Bourges/
|c 1/Blois/INSA CVL/
|c 1/Bourges/INSA CVL/
|z Blois, INSA CVL, 004.2 TAN
|z Bourges, INSA CVL, 004.2 TAN
|
| 999 |
|
|
|5 410182301:499061217
|a EV14j
|b EVCINF
|
