Scalable Hardware Verification with Symbolic Simulation
Scalable Hardware Verification with Symbolic Simulation presents recent advancements in symbolic simulation-based solutions which radically improve scalability. It overviews current verification techniques, both based on logic simulation and formal verification methods, and unveils the inner working...
保存先:
| 第一著者: | Bertacco, Valeria |
|---|---|
| フォーマット: | Livre numérique |
| 言語: | Anglais |
| 出版事項: |
New York, NY :
Springer US
2006.
Cham : Springer Nature |
| オンライン・アクセス: | Accès sur la plateforme de l'éditeur Accès sur la plateforme Istex Accès Université d'Orléans Accès INSA CVL |
| 注記: |
Archives Springer e-books (Licence nationale) Archives Springer e-books (Licence nationale) |
| Autres localisations: | Voir dans le Sudoc |
| Edition sous un autre format: | • Scalable Hardware Verification with Symbolic Simulation, Texte imprimé, 9780387244112 • Scalable Hardware Verification with Symbolic Simulation, Texte imprimé, 9780387505053 • Scalable Hardware Verification with Symbolic Simulation, Texte imprimé, 9781441937391 |
類似資料
-
Scalable Data Management for Future Hardware
(Livre numérique)
Springer Nature, 2025 -
Scalable Techniques for Formal Verification
(Livre numérique)
Ray, Sandip, 1954-
Springer US, 2010 -
Symbolic Simulation Methods for Industrial Formal Verification
(Livre numérique)
Jones, Robert B. -
Hardware verification with systemverilog : an object-oriented framework
(Livre numérique)
Mintz, Mike, 等
Springer US, 2007 -
Formal hardware verification : methods and systems in comparison
(Livre numérique)
Kropf, Thomas, 1961-

