Scalable Hardware Verification with Symbolic Simulation

Scalable Hardware Verification with Symbolic Simulation presents recent advancements in symbolic simulation-based solutions which radically improve scalability. It overviews current verification techniques, both based on logic simulation and formal verification methods, and unveils the inner working...

詳細記述

保存先:
書誌詳細
第一著者: Bertacco, Valeria
フォーマット: Livre numérique
言語:Anglais
出版事項: New York, NY : Springer US 2006.
Cham : Springer Nature
オンライン・アクセス:Accès sur la plateforme de l'éditeur
Accès sur la plateforme Istex
Accès Université d'Orléans
Accès INSA CVL
注記: Archives Springer e-books (Licence nationale)
Archives Springer e-books (Licence nationale)
Autres localisations: Voir dans le Sudoc
Edition sous un autre format:• Scalable Hardware Verification with Symbolic Simulation, Texte imprimé, 9780387244112
• Scalable Hardware Verification with Symbolic Simulation, Texte imprimé, 9780387505053
• Scalable Hardware Verification with Symbolic Simulation, Texte imprimé, 9781441937391

類似資料