Architecture et micro-architecture des processeurs
Cet ouvrage présente de façon ascendante le processus de construction d'un processeur, en partant de l'électronique et des transistors, en passant par les circuits fondamentaux, leur jeu d'instructions et leur implantation pour terminer avec la structure de la mémoire environnant le p...
Enregistré dans:
| Auteur principal: | |
|---|---|
| Autres auteurs: | |
| Format: | Livre papier |
| Langue: | Français |
| Publié: |
Paris ; Berlin ; Heidelberg [etc.] :
Springer
C 2002.
|
| Collection: | Collection Iris
|
| Sujets: | |
| Autres localisations: | Voir dans le Sudoc |
| LEADER | 02039nam a22002657a 4500 | ||
|---|---|---|---|
| 001 | 185866 | ||
| 008 | 021112t20022002xxe ||| |||| 00| 0 fre d | ||
| 009 | PPN068729472 | ||
| 020 | |a 2287597611 (br.) : |c 25,95 EUR | ||
| 024 | |a 9782287597619 | ||
| 041 | 0 | |a fre | |
| 082 | |a 004.22 | ||
| 100 | 1 | |a Goossens, Bernard, |d 1956-...., |c enseignant-chercheur en informatique. | |
| 245 | 1 | 0 | |a Architecture et micro-architecture des processeurs |c Bernard Goossens ; [préface de Jean-Luc Gaudiot,...]. |
| 260 | |a Paris ; |a Berlin ; |a Heidelberg [etc.] : |b Springer. | ||
| 260 | |c C 2002. | ||
| 300 | |a 1 vol. (X-358 p.) : |b ill., couv. ill. en coul. ; |c 24 cm. | ||
| 490 | 0 | |a Collection Iris | |
| 504 | |a Réf. bibliographiques et webographiques. Index | ||
| 520 | |a Cet ouvrage présente de façon ascendante le processus de construction d'un processeur, en partant de l'électronique et des transistors, en passant par les circuits fondamentaux, leur jeu d'instructions et leur implantation pour terminer avec la structure de la mémoire environnant le processeur. L'exposé décrit l'état de l'art en la matière. Les avancées récentes comme les instructions prédicatives et vectorielles sont abordées. Le propos fait la part belle aux techniques actuelles : prédicteurs de saut, renommage de registres, exécution spéculative, organisation superscalaire, unités de calcul complexes, unités de calcul vectoriel et unités de gestion mémoire (MMU). L'ouvrage contient en outre une présentation de l'architecture EPIC d'Intel/HP. L'ouvrage s'adresse aux étudiants de second cycle ainsi qu'aux élèves ingénieurs en informatique. Il comblera aussi les professionnels du domaine qui souhaitent actualiser leurs connaissances. | ||
| 650 | |a Microprocesseurs | ||
| 650 | |a Ordinateurs |x Conception et construction | ||
| 650 | |a Architecture des ordinateurs | ||
| 700 | 1 | |a Gaudiot, Jean-Luc. |4 aui | |
| 997 | |0 185866 |1 Livre papier |a Ressource papier |c 0/Orléans/ |c 1/Orléans/BU Sciences, Technologies, STAPS/ |z Orléans, BU Sciences, Technologies, STAPS, F10365 | ||